simpleRISC-Computer/encoder.v.bak at main · tumsifu1/simpleRISC-Computer · GitHub

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
module encoder_325( input  wire[31:0] i, output wire [4:0]s);
	always @(i) begin//this should maybe be always @(i) or @* begin
		 if(i[0]==1) s=5'b00000;
		 else if(i[1]==1) s=5'b00001;
		 else if(i[2]==1) s=5'b00010;
		 else if(i[3]==1) s=5'b00011;
		 else if(i[4]==1) s=5'b00100;
		 else if(i[5]==1) s=5'b00101;
		 else if(i[6]==1) s=5'b00110;
		 else if(i[7]==1) s=5'b00111;
		 else if(i[8]==1) s=5'b01000;
		 else if(i[9]==1) s=5'b01001;
		 else if(i[10]==1) s=5'b01010;
		 else if(i[11]==1) s=5'b01011;
		 else if(i[12]==1) s=5'b01100;
		 else if(i[13]==1) s=5'b01101;
		 else if(i[14]==1) s=5'b01110;
		 else if(i[15]==1) s=5'b01111;
		 else if(i[16]==1) s=5'b10000;
		 else if(i[17]==1) s=5'b10001;
		 else if(i[18]==1) s=5'b10010;
		 else if(i[19]==1) s=5'b10011;
		 else if(i[20]==1) s=5'b10100;
		 else if(i[21]==1) s=5'b10101;
		 else if(i[22]==1) s=5'b10110;
		 else if(i[23]==1) s=5'b10111;
		 else if(i[24]==1) s=5'b11000;
		 else if(i[25]==1) s=5'b11001;
		 else if(i[26]==1) s=5'b11010;
		 else if(i[27]==1) s=5'b11011;
		 else if(i[28]==1) s=5'b11100;
		 else if(i[29]==1) s=5'b11101;
		 else if(i[30]==1) s=5'b11110;
		 else s=5'b11111;
	end
endmodule