Popular repositories Loading
-
roteiro-nivelamento
roteiro-nivelamento PublicRepositório para atividade colaborativa de nivelamento do CI-Expert
Tcl
-
-
porta-and
porta-and PublicProjeto introdutório de síntese lógica de uma porta AND em SystemVerilog utilizando o Synopsys Design Compiler com a biblioteca SAED32.
Tcl
-
ula
ula PublicProjeto e síntese lógica de uma Unidade Lógica e Aritmética (ULA) parametrizável em SystemVerilog utilizando Synopsys Design Compiler (Tecnologia SAED32).
Verilog
Something went wrong, please refresh the page to try again.
If the problem persists, check the GitHub status page or contact support.
If the problem persists, check the GitHub status page or contact support.